




Année universitaire
2024/2025



Plan


- Introduction
- Le microprocesseur
- Architecture des systèmes à microprocesseur
- Les registres
- Les mémoires
- Hiérarchie des mémoires
- Décodage des adresses

Introduction



Architecture générale d'un SE typique

Introduction



Architecture générale d'un système à microprocesseur

Le microprocesseur

Le microprocesseur est un **circuit intégré complexe**, résultant de l'intégration sur une puce de fonctions logiques combinatoires (logiques et / ou arithmétiques) et séquentielles (registre, compteur, etc.). Il est chargé d'interpréter et d'exécuter les instructions d'un programme, de lire ou de sauvegarder les résultats dans la mémoire et de communiquer avec les interfaces d'E/S. Toutes ces tâches sont cadencées par une **horloge**. On caractérise le microprocesseur par :

- La fréquence d'horloge en **MHz** ou **GHz** ;
- Le nombre d'instructions par seconde qu'il peut exécuter en **MIPS** ;
- La taille des données qu'il est capable de traiter en **bits**.

Le microprocesseur




Schéma basique du microprocesseur

Le microprocesseur

- Exécute les instructions machines placées en mémoire centrale
- Est constitué de quatre parties :
 - L'unité arithmétique et logique (UAL)
Exécution de tous les calculs du microprocesseur
 - Les registres
Zones de mémorisation de l'information internes au microprocesseur
 - L'unité de commande (CU – control unit)
Exécute les instructions situées en mémoire en utilisant les registres et l'UAL
 - Le bus de communication interne

Le microprocesseur

Les Bus


Un bus est un ensemble de n fils conducteurs, utilisés pour transporter n signaux binaires entre les composants du microprocesseur.

Type de bus:

- **Bus de données:** C'est un bus bidirectionnel. Lors d'une lecture, c'est la mémoire qui envoie un mot sur le bus et lors d'une écriture, c'est le processeur qui envoie la donnée.
- **Bus d'adresse:** C'est un bus unidirectionnel, transporte les adresses mémoire auxquelles le processeur souhaite accéder pour lire ou écrire une donnée.
- **Bus de contrôle:** Il transporte les ordres et les signaux de synchronisation en provenance de l'unité de commande et à destination de l'ensemble des composants matériels.

Architectures des systèmes à microprocesseur

- Il existe deux architectures informatiques, qui diffèrent dans la manière d'accéder aux mémoires : l'Architecture de **Von Neumann** et l'Architecture de **Harvard**.
- Dans l'architecture de **Von Neumann**, les programmes et les données sont stockés dans la même mémoire et gérés par le même sous-système de traitement de l'information.
- Dans l'architecture de **Harvard**, les programmes et les données sont stockés et gérés par différents sous-systèmes. C'est la différence essentielle entre ces deux architectures.




Architectures des systèmes à microprocesseur

- La majorité des structures à microprocesseur utilisent l'architecture classique **Von Neumann**.
- L'architecture **Harvard** est utilisée dans les systèmes spécialisés ou à des usages très spécifiques, elle est utilisée dans le traitement du signal numérique spécialisé (**DSP** Digital Signal Processing), pour le traitement des données vidéo et audio. Elle est également utilisée dans de nombreux petits **microcontrôleurs**.
- L'architecture **Harvard** permet d'accélérer le traitement d'un programme. Cette architecture est souvent exploitée en utilisant un *pipeline*.

Les registres

- Un **registre** est constitué d'un assemblage de **n bascules D** permettant la mémorisation temporaire de **n bits** avec ou sans décalage.
- La figure suivante donne un exemple de registre de mémorisation 4 bits avec le signal d'écriture W (Write) qui commande la mémorisation des données D0, D1, D2 et D3:



Registre 4bits à R/W parallèles

Les registres


Les registres à décalage

Dans un registre à décalage les bascules sont interconnectées de façon à ce que l'état logique de la bascule de rang i puisse être transmis à la bascule de rang $i+1$ (ou $i-1$) quand un signal d'horloge est appliqué à l'ensemble des bascules.

L'information peut être chargée de deux manières :

- Entrée parallèle : comme dans le cas d'un registre de mémorisation ;
- Entrée série : l'information est présentée séquentiellement bit après bit à l'entrée de la première bascule. Le décalage peut alors être vers la gauche ou la droite.

De même, l'information peut être lue en série ou en parallèle. La figure suivante résume les modes de fonctionnement d'un registre à décalage :




Modes de fonctionnement d'un registre à décalage


Les registres

Les registres à décalage

Exemples



Registre à décalage entrée série/sortie série




Registre à décalage entrée série/sortie série à chargement parallèle

Les registres

Les registres à décalage

Un registre à décalage universel aura la structure de la figure suivante :



Structure d'un registre à décalage universel

Les mémoires

- Les systèmes à microprocesseur exigent une capacité mémoire importante pour le stockage des données.
- Une mémoire est un dispositif capable d'enregistrer, de conserver et de restituer des informations, ces informations peuvent être écrites ou lues.
- L'information peut être un programme ou des données.




Schéma fonctionnel d'une mémoire



Les mémoires


Organisation d'une mémoire

- Une **mémoire** peut être représentée comme une *armoire* de rangement constituée de différents *tiroirs* où chaque tiroir représente alors une *case mémoire* (mots mémoires).
- Ces **cases mémoires** sont identifiées par une **adresse**.

Adresse	Case mémoire
000	0001 1010
001	
010	
011	
100	
101	
110	
111	

Organisation de la mémoire

Structure simplifiée



Tampon d'E/S:

- Interface entre le bus de données et la matrice de points mémoires
- Fonction d'amplification pour mettre les signaux à niveau au moment du transfert R/W
- Permet d'éviter des conflits éventuels entre différents boîtiers sur l'accès au bus de données

Caractéristiques de la mémoire

- **Capacité** (en octet)

Nombre total de bits que contient la mémoire

$$\text{Capacité} = 2^n \times m \text{ bits}$$

- **Format des données**

Largeur du mot mémorisable: nombre de bits par mot mémoire

- **Débit** (octet/s)

Nombre maximum d'informations lues ou écrites par seconde

- **Volatilité**

Elle caractérise la permanence des informations dans la mémoire


- **Temps d'accès**

Temps s'écoulant entre le lancement d'une opération de R/W en mémoire et son accomplissement

- **Temps de cycle**

- Temps minimal entre deux accès (R or W) successifs,
- Temps de cycle= temps d'accès + temps (stabilisation des signaux, synchronisation,)

Caractéristiques de la mémoire




Chronogramme d'un cycle de lecture

Les types de mémoire

On distingue deux grandes familles de mémoires :

- Les mémoires mortes (ROM).
- Les mémoires vives (RAM).

Le schéma ci-dessous représente les différentes mémoires.



Mémoire morte (ROM)

- La **ROM** (Read Only Memory = Mémoire à lecture seule), appelé aussi **mémoire morte**, est une mémoire permanente, **non volatile** et à **lecture seule** contrairement à la mémoire RAM.
- L'utilité première de ce type de mémoire est de pouvoir conserver un programme ou les données numériques, qui ne s'efface jamais, même si elle est hors tension.

Types de la mémoire ROM

Nous pouvons distinguer plusieurs types de mémoires ROM:

- **ROM**(Read Only Memory): Programmable une seule fois par le constructeur.
- **PROM**(Programmable ROM): Programmable une seule fois par l'utilisateur.
- **EPROM** (Erasable PROM): programmable et effaçable à l'aide d'un rayonnement UV.
- **EEPROM** (Electrically EPROM): programmable et effaçable électriquement.
- **Flash**: Elle repose sur la technologie EEPROM, mais en ayant une taille (densité) bien plus réduite.




Mémoire vive (RAM)

- Les **RAM** (**R**andom **A**ccess **M**emory) sont les mémoires les plus courantes. Il existe plusieurs familles et sous familles de RAM.
- La mémoire **RAM** est également appelé mémoire **vive**, mémoire **volatile**, en effet elle perd son contenu lorsqu'elle n'est plus alimenté (à l'opposé des ROM), et mémoire à **lecture/écriture**.
- On distingue deux types de mémoire RAM:
 - La **RAM** statique (**SRAM**),
 - La **RAM** dynamique (**DRAM**),

Mémoire vive (RAM)

Mémoire dynamique ou DRAM

- La mémoire DRAM sert à stocker les données et programmes en cours de traitement.
- Le condensateur stocke l'information et doit être régulièrement rafraîchi, donc augmentation du temps d'accès.



Cellule mémoire pour un bit

Mémoire vive (RAM)

Mémoire dynamique ou DRAM

- L'information à mémoriser est stockée sous la forme d'une charge électrique dans le condensateur drain - substrat d'un MOS.
- Le courant de fuite décharge le condensateur au cours du temps. Il faut donc restaurer périodiquement ($T =$ quelques ms) la charge pour ne pas perdre l'information.
- Un circuit électronique de rafraîchissement est indispensable : il lit le niveau de tension aux bornes du condensateur et le recharge éventuellement.
- Contrairement aux mémoires statiques, chaque bit de mémoire ne demande plus qu'un seul transistor. Cette technologie se prête donc bien à des taux d'intégration élevés puisque pour une même surface de silicium, on peut mémoriser beaucoup plus d'informations que pour une SRAM.

Mémoire vive (RAM)


Mémoire statique ou SRAM

- Ces **RAM** sont les plus rapides, mais elles sont aussi les plus coûteuses et leur taille est plus importante.
- Elles sont utilisées principalement comme **mémoire cache** pour les microprocesseurs. Le terme de statique fait référence à leur fonctionnement interne. Elles ne nécessitent quasiment pas de rafraîchissement.

Mémoire vive (RAM)

Mémoire statique ou SRAM

- L'information à mémoriser est stockée dans une bascule bistable constituée par quatre transistors MOS Q1 à Q4. Cette information est conservée tant que la mémoire est alimentée. Entre deux écritures, l'information mémorisée par la bascule est stable d'où l'appellation statique




Cellule mémoire pour un bit

Mémoire vive (RAM)


Mémoire Cache

- La mémoire **Cache** consiste à placer à l'intérieur du microprocesseur une zone de mémoire dans laquelle sont copiés les informations qui seront nécessaires avant qu'ils ne soient demandés.
- Le microprocesseur recherche la donnée dans la mémoire cache avant de la rechercher dans la mémoire principale.
- L'accès aux informations sera plus rapide et l'exécution des programmes est plus optimale.




- Il y a deux niveaux de mémoire cache :
 - **Level 1 Cache** : directement intégrée dans le cœur du processeur, elle contient les instructions et les données fréquemment utilisées par le microprocesseur.
 - **Level 2 Cache** : située dans la puce du processeur pour s'intercaler entre la mémoire cache interne et la mémoire principale.

Hiérarchie des Mémoires



Hiérarchie des Mémoires



Exercices d'application

Exercice 1

On considère une mémoire centrale de 2Mo, où chaque octet est adressable séparément:

- a) Calculer l'adresse, en hexadécimal, du sixième élément d'un tableau dont l'adresse du premier élément est $3F_{16}$, et dont tous les éléments sont composés de 16 bits;
- b) Calculer, en décimal, le nombre de bytes précédant l'adresse $3F_{16}$

Exercice 2

Si le registre d'adresse d'une mémoire comporte 32 bits, calculer:

- a) Le nombre de mots adressables si 1 mots = 1 octet;
- b) La plus haute adresse possible pour ces mots de 1 octet.

Plan mémoire

C'est une représentation, une carte (en anglais **memory map**), de ce que le microprocesseur est susceptible de trouver comme élément (RAM, ROM, ...) à telle ou telle adresse.

Exemple : Système microprocesseur doté d'un bus d'adresses de 16 bits (65536 adresses)


Capacité de traitement du μ P : 8 bits (1 octet)

Bus d'adresses																Adresse codée en hexa	
A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0h0000	Espace libre
0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0h5FFF	
0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0h6000	Espace occupé par la RAM
0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0h7FFF	
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0h8000	Espace occupé par l'EEPROM 1
1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0hBFFF	
1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0hC000	Espace occupé par l'EEPROM 2
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0hFFFF	

Décodage des adresses


Décodeur d'adresse:

- Le décodeur d'adresses a pour fonction de générer des signaux pour la sélection des différents boîtiers avec lesquels le microprocesseur doit communiquer. Pour éviter que deux boîtiers répondent simultanément et créent alors un conflit sur les bus, chaque boîtier doit répondre à une plage d'adresses différente des autres boîtiers.




Décodage des adresses

Réalisons une mémoire de 4 Mo à l'aide de 4 boîtiers mémoires de 1 Mo chacun. Une mémoire de 1 Mo possède 20 entrées adresse, A0...A19. Or, pour adresser 4 Mo il faut 22 entrées adresse, A0...A21. Les 20 premiers bits d'adresse (A0...A19) servent d'adresser le même octet au sein des 4 boîtiers. Les deux bits d'adresses restant (A20 et A21) permettent à l'aide d'un décodeur 1 parmi 4 de sélectionner un boîtier.



Position	Adresse (Hexa)	Adresse(Dec)
1 ^{er} boîtier	000000→0FFFFFFF	0→1048575
2 ^{eme} boîtier	100000→1FFFFFFF	1048576→2097151
3 ^{eme} boîtier	200000→2FFFFFFF	2097152→3145727
4 ^{eme} boîtier	300000→3FFFFFFF	3145728→4194304

Décodage des adresses



Section décodeur d'adresses du système Mod. E6809

Décodage des adresses

Présentation de la cartographie du système E6809:

A15 A14 A13 A12	A11 A10 A9 A8	A7 A6 A5 A4	A3 A2 A1 A0	Chip select
0 0 x x 0 1 x x 1 0 x x 1 1 x x	x x x x x x x x x x x x x x x x	x x x x x x x x x x x x x x x x	x x x x x x x x x x x x x x x x	IC15A-Y0 = \$0000 à \$3FFF IC15A-Y1 = \$4000 à \$7FFF IC15A-Y2 = \$8000 à \$BFFF IC15A-Y3 = \$C000 à \$FFFF
1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1	x x x x x x x x x x x x x x x x	x x x x x x x x x x x x x x x x	x x x x x x x x x x x x x x x x	IC15B- KEYB = \$C000 à \$CFFF IC15B- DISPL = \$D000 à \$DFFF IC15B- UEPROM = \$E000 à \$EFFF IC15B- SEEPROM = \$F000 à \$FFFF
0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1	x x x x x x x x x x x x x x x x	x x x x x x x x x x x x x x x x	x x x x x x x x x x x x x x x x	IC16A-Y0 = \$0000 à \$0FFF IC16A-Y1 = \$1000 à \$1FFF IC16A-Y2 = \$2000 à \$2FFF IC16A-Y3 = \$3000 à \$3FFF
0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1	0 0 x x 0 1 x x 1 0 x x 1 1 x x	x x x x x x x x x x x x x x x x	x x x x x x x x x x x x x x x x	IC16B- SER = \$1000 à \$13FF IC16B- PAR = \$1400 à \$17FF IC16B- D/A = \$1800 à \$1BFF IC16B- A/D = \$1C00 à \$1FFF
0 0 0 0 0 0 0 0	0 x x x 1 x x x	x x x x x x x x	x x x x x x x x	IC14B- RAM1 = \$0000 à \$07FF IC14C- RAM2 = \$0800 à \$0FFF